Kapasitor dan Induktor dalam IC Monolitik #14

Kapasitor dalam IC bisa diperoleh dengan menggunakan kapasitansi transisi dari pn-junction yang reversed bias atau dengan menggunakan teknik thin film.

Kapasitor Junction Suatu penampang tegak sebuah kapasitor junction terlihat pada gambar berikut ini.

Kapasitor terbentuk oleh junction J₂ yang reverse-biased yang memisahkan lapisan epitaksial jenis-n dari daerah difusi jenis-p di atasnya. Sebuah junction tambahan J₁ yang timbul antara bidang epitaksial jenis-n dan substrat, merupakan kapasitansi parasitik C₁ yang terkait dengan junction yang reverse biased.

Rangkaian ekivalen dari kapasitor junction terlihat berikut ini, dimana kapasitansi yang diinginkan C₂ harus relatip sebesar mungkin terhadap C₁.

Harga C₂ tergantung pada luas junction dan konsentrasi impuriti. Resistansi seri R (10 sampai 50 ohm) merupakan resitansi lapisan jenis-n.

Jadi jelas, bahwa substrat itu harus berada pada tegangan yang paling negatip agar meminisasi C₁ dan mengisolasi kapasitor dari elemen-elemen yang lain dengan jalan junction J₁ tetap dalam keadaan reverse biased. Harus diingat bahwa kapasitor junction C₂ adalah kapasitor polar, karena p-n junction J₂ harus selalu dalam keadaan reverse biased.

Kapasitor MOS Kapasitor metal-oxide-semiconductor (MOS) nonpolar mempunyai penampang tegak seperti yang terlihat pada gambar berikut ini. Struktur ini merupakan kapasitor keping sejajar dengan silikon dioksida sebagai dielektrik. Keping atasnya adalah sebuah lapisan thin film logam (aluminnium). Keping bawah terdiri dari heavily doped n⁺ region yang terbentuk ketika difusi emitter dilakukan.

Harga kapasitansinya biasanya 0,4 pF/mil² untuk ketebalan silikon dioksida 500 Ӓ, kapasitansi itu berubah mengikuti ketebalannya.

Rangkaian ekivalen kapasitor MOS seperti pada gambar berikut ini, dimana C₁ menyatakan kapasitansiparasitik J₁ dari collector-subbstrate junction, dan R adalah resistansi seri kecil dari n⁺ region.

Tabel berikut ini merupakan daftar selang harga parameter-parameter dari kapasitor junction dan kapasitor MOS.

Sering kali penampang tergak kapasitor MOS digambarkan juga dengan struktur sebagai berikut.

Kapasitor Thin Film Penampang tegak kapasitor thin film mempunyai struktur sebagai berikut.

Rancangan Kapasitor MOS Sekarang akan dibahas rancangan sebuah kapasitor MOS dalam IC dengan struktur penampang tegaknya seperti berikut ini.

Kapasitor MOS dalam IC merupakan kapasitor keping sejajar. Keping bawah dibuat dengan proses difusi n+ yang heavily doping, dikerjakan bersamaan dengan proses difusi emitter untuk transistor n-p-n dalam IC. Lapisan dielektriknya merupakan lapisan silikon dioksida tipis. Sebagai keping atasnya adalah lapisan metalisasi tipis yang dikerjakan bersamaan dengan pembuatan lapisan metalisasi untuk interkoneksi.

Bila semua isolasi sudah selesai dikerjakan dengan proses difusi isolasi, dan seluruh permukaan sudah dilapisi silikon dioksida, maka fabrikasi kapasitor MOS masih memerlukan masker-masker untuk proses-proses:

1. difusi n+
2. pembuatan lapisan silikon dioksida
3. pembuatan lubang kontak (window)
4. pembuuatan lapisan metalisasi untuk keping atas metal dan konduktor interkoneksi.

Dalam pembuatan masker, dimensi keping kapasitor ditentukan dengan asumsi bahwa yang dinamakan fringing effect boleh diabaikan, sehingga kapasitansi kapasitor MOS dapat dihitung rumus kapasitor keping sejajar ini.


C = (K_o ε_o A )/d

dimana
K_o = kostante dielektrik relatip silikon dioksida = 3,9
ε_o = permitiviti ruang bebas = 88,6 x 10^-12
d = ketebalan dielektrik silikon dioksida
A = luas keping atas yang efektip

Dalam kapasitor MOS, luas keping bawah harus lebih besar dari keping atas, karena fringing effect boleh diabaikan, sehingga luas keping atas dianggap luas A yang efektip.

Keping bawah kapasitor MOS harus lebih luas dari pada keping atasnya. Karena fringing effect dapat diabaikan, sehingga luas keping atas harus dibuat seminimum mungkin, untuk dapat dianggap sebagai luas yang efektip. Selain itu, untuk memperoleh kapasitansi yang besar, ketebalan dielektrik harus dibuat yang setipis mungkin. Dengan teknologi yang ada saat ini ketebalan dielektrik dapat dibuat sampai setipis 500 Ӓ.

Dalam merancang tataletak kapasitor MOS, pertama-tama harus dihitung dimensi keping atas. Sebelum diimplementasikan, hasil hitungan itu harus disesuaikan dengan parameter-parameter pembuatan masker, dan juga disesuaikan dengan teknologi difusi yang digunakan.

Karena dimensi masker itu sangat kecil, terlebih dahulu harus dibuat yang dinamakan artwork dalam dimensi yang jauh lebih besar. Kemudian artwork itu dperkecil (direduksi) dengan sistem fotografi sampai mendapatkan masker dengan dimensi yang diinginkan.

Jadi, sebelum membuat artwork harus diketahui dan dipahami sistem fotografi yang digunakan dalam pembuatan masker. Selain itu, juga harus dipahami berapa besar rasio fotoreduksi, dan jenis fotoresis yang digunakan.

Biasanya yang sering digunakan:

1. sistem fotoreduksi dua tahap, memakai dua image reversal (pembalik citra.
2. total reduction ratio sebesar 125 kali
3. fotoresist negatip

Jika menggunakan fotoresist negatip, maka bagian fotoresist negatip yang terkena sinar ultraviolet yang menembus bagian masker yang transparan, menjadi tidak larut (mengeras) dalam larutan yang disebut developer . Sehingga bagian silikon dioksida yang akan dibuka sebagai window harus diletakkan di bawah fotoresist yang tidak terkena sinar ultraviolet.

Selain itu, juga harus dipahami berapa dimensi bukaan window yang diperbolehkan, berapa besar registration errors maksimum selama dikerjakan alignment masker-masker berurutan di atas wafer. Biasanya lubang bukaan window minimum 1 x 1 mil, dan registration errors maksimum 1 mil.

Contoh Soal Buatlah rancangan tataletak sebuah kapasitor MOS dalam IC dengan kapasitansi sebesar 100 pF.

Induktor dalam IC Induktor untuk IC mempunyai masalah khusus. Divais IC pada dasarnya dua dimensi, dalam dimensi kedalaman biasanya sangat tipis (sekitar 1 sampai 10 μm) dibandingkan dengan dimensi lateralnya. Induktor untuk IC dapat dibuat dalam bentuk sebuah spiral thin-film metalik yang datar, tapi induktansinya hanya beberapa nanohenry.

Kombinasi harga induktansi yang sangat rendah dengan resistansi seri dari spiral metalisasi thin-film akan menghasilkan faktor-Q yang sangat rendah, jadi kegunaan jenis induktor ini sangat terbatas. Untuk setiap harga induktansi yang wajar, diperlukan sebuah struktur kumparan tiga-dimensi dengan banyaknya lilitan yang besar agar menghasilkan kerapatan flux magnetik dan sejumlah flux-linkage yang sangat besar.

Dalam banyak hal, penggunaan induktansi sebisa mungkin dihindari pada pembuatan disain sistem IC. Pada rangkaian feedback banyak yang menggunakan RC network sebagi pengganti LC tuned circuit atau membuat sebuah net input admittance yang bersifat induktip.

Untuk aplikasi yang lain, misalnya pada rangkaian RF dan IF, dimana penggunaan induktor itu mutlak, maka harus digunakan induktor eksternal pada paket IC itu. Perkecualian pada hal ini adalah thin-film hybrid microwave integrated circuits (MMICs), boleh menggunakan thin-film spirals.

• back