Tataletak dalam IC monolitik #16

Inovasi merupakan salah satu kata kunci di masa depan, terutama di dunia rekayasa. Untuk itu diperlukan pemikiran-pemikiran yang inovatif. Agar dapat berpikir inovatif, mahasiswa dapat belajar dari kasus-kasus rekayasa yang menggambarkan best practices. Dengan studi kasus itu mahasiswa dapat membuka wawasan tentang suatu permasalahan dalam kegiatan pembelajarannya.

Tataletak dalam IC monolitik

Design Rules untuk tataletak dalam IC monolitik

Sekarang akan dibahas bagaimana caranya merekayasa tataletak dalam IC monolitik untuk rangkaian logika diskrit yang disebut gerbang diode transistor logic (DTL) dengan tiga input. Diagram skema Standard 3-input DTL NAND seperti di bawah ini.




Sebuah Gerbang Diode Transistor Logic
Prinsip kerja sebuah DTL NAND dengan tiga input dapat dianalisis dengan diberi input LOW dan input HIGH. Jika input1, input2, input3 semuanya diberi LOW, maka dioda D1, D2, D3 semuanya menjadi forward bias. sedangkan D4 reversed bias dan D5 forward bias. Maka transistor output menjadi cutoff dan Output menjadi HIGH.

Jika input1, input2, input3 semuanya diberi HIGH, maka dioda D1, D2, D3 semuanya menjadi reversed bias. Sedangkan D4 forward bias dan D5 reversed bias. Maka transistor output menjadi saturation dan Output menjadi LOW.

Jika dibuatkan tabel kebenarannya didapatkan tabel berikut ini.

INP1INP2INP3OUT
LLLH
LLHH
LHLH
LHHH
HLLH
HLHH
HHLH
HHHL


Untuk membahas rekayasa tataletak dalam IC DTL itu, disini menggunakan sepuluh aturan disain menurut Philips berikut ini.
  1. Gambar ulang diagram skema gerbang DTL itu dengan syarat banyaknya pin connection seminimum mungkin.



    The schematic redrawn to indicate the 10 external connections arranged in the sequence in which they will be brought out to the header pins. The isolation region are shown in heavy outline.

  2. Dari hasil gambar ulang ini terlihat ada 10 external connections yang tersusun dalam urutan sambungan yang dihubungkan keluar dengan header pins.

  3. Tentukan banyaknya isolation island dengan mempertimbangkan potensial collector, dan kurangi luasnya sebesar mungkin.

  4. Tempatkan semua resistor yang mempunyai potensial tetap pada satu ujung dalam isolation island yang sama, dan kembalikan isolation island itu ke potensial yang paling positip dalam IC.

  5. Hubungkan substrat pada potensial yang paling negatip

  6. Di dalam tataletak, usahakan sebuah batas isolasi sama dengan dua kali ketebalan epitaksial untuk memungkinkan underdiffusion.

  7. Gunakan lebar 1 mil untuk daerah-daerah difusi emitter, dan gunakan lebar 1/2 mil untuk kontak base dan spasi, dan untuk kontak collector dan spasi.

  8. Untuk resistor-resistor, gunakan disain-disain selebar mungkin kosisten dengan pembatasan ukuran die. Resistansi-resistansi harus mempuyai aspect ratio yang kecil harus mempunyai lebar yang sama dan ditempatkan bedekatan satu sama lain.

  9. Selalu mengoptimalkan susunan tataletak untuk mendapatkan ukuran die yang sekecil mungkin, jika perlu, dikompromikan dengan sambungan-sambungan pin untuk mencapai tataletak yang optimal.

  10. Tentukan geometri-geometri komponen berdasarkan persyaratan-persyaratan IC.

  11. Semua jalur metalisasi dibuat yang sependek dan selebar mungkin, terutama pada sambungan-sambungan keluaran emitter dan collector dari transistor yang dalam keadaan saturasi.



Dalam gambar ulang di atas tadi, terlihat ada sambungan-sambungan eksternal diberi label 1, 2, 3, ...., 10 dan tersusun menurut ururutan sambungan yang dihubungkan pada header pins. Dalam gambar di bawah ini terlihat pin-pin power supply dikelompokkan menjadi satu, juga sambungan-sambungan input pada pin-pin yang berdekatan. Secara umum, sambungan-sambungan eksternal ditentukan oleh sistem dimana IC itu digunakan.


Pin-pin power supply dikelompokkan menjadi satu, juga sambungan-sambungan input pada pin-pin yang berdekatan


Seringkali tataletak IC monolitik memerlukan jalur konduksi (misalnya jalur 5 dan 6) yang menyilang di atasnya satu sama lain.

Crossover ini tidak dapat dibuat langsung karena hal ini dapat menimbulkan kontak elektrik antara kedua bagian dari IC. Karena semua resistor dilindungi lapisan silikon dioksida, maka setiap resistor dapat dimanfaatkan sebagai sebuah crossover. Dengan kata lain, jika metalisasi aluminium melintas di atas resistor, tidak akan terjadi kontak elektrik di antara resistor dan aluminium.

Kadang-kadang tataletak itu sedemikian rumitnya sehingga memerlukan titik-titik tambahan untuk membuat crossover. Bila dimungkinkan  bisa juga membuat sebuah crossover dengan struktur difusi. Selanjutnya menentukan banyaknya isolation island. Karena collector dari transistor memerlukan satu isolation island sendiri, maka sebuah segi-empat dengan garis tebal digambar di sekeliling transistor, seperti yang terlihat pada gambar berikut ini.



Karena semua resistor dilindungi lapisan silikon dioksida, maka setiap resistor dapat dimanfaatkan sebagai sebuah crossover


Segi-empat dengan garis tebal itu terlihat dihubungkan pin output 2 karena isolation island ini juga merupakan collector dari transistor. Selanjutnya, semua resistor diletakkan dalam isolation island yang sama, dan kemudian isolation island itu  dihubungkan pada tegangan yang paling positip dalam IC.

Untuk menentukan banyaknya isolation island yang diperlukan dioda-dioda, pertama-tama memilih dioda jenis apa yang akan difabrikasi. Dalam hal ini, karena mempunyai rugi tegangan forward yang rendah, maka diputuskan untuk membuat jenis common-anode diodes dengan collector dihubung-singkat ke base.

Karena 'collector' berada pada potensial 'base', maka digunakan sebuah single isolation island untuk membuat keempat common-anode diodes. Akhirnya, dioda yang tersisa difabrikasi sebagai dioda emitter-base dengan collector dibiarkan terbuka, sehingga dioda itu memerlukan sebuah isolation island yang terpisah.

Urutan Fabrikaasi

Tataletak IC monolitik yang final diperoleh dengan sebuah proses yang disebut trial-and-error, tujuannya untuk mendapatkan ukuran die size yang sekecil mungkin. Tataletak ini terlihat pada gambar berikut ini.


Monolithic design layout


Perhatikan keempat isolation island, ketiga resistor, kelima dioda, dan transistor dalam tataletak di atas ini. Perlu dicatat disini, bahwa resistor 5,6 K diperoleh dengan resistor 1,8 K yang lebarnya 2 mil seri dengan resistor 3,8 K yang lebarnya 1 mil. Untuk menghemat tempat, resistor itu dilipat balik. Selain itu, kedua crossover metalisasi dibuat meliwati di atas resistor-resistor ini. Berdasarkan tataletak di atas ini, manufaktur membuat masker-masker yang diperlukan untuk fabrikasi IC monolitik. Urutan produksinya yang melibatkan difusi-difusi isolasi, base, dan emitter, preohmic etch, metalisasi aluminium, dan flat package assembly terlihat pada gambar di bawah inni.


Monolithic fabrication sequence


Berikut ini gambar diagram skema sebuah gerbang TTL NAND dengan dua input yang standard.





Buatlah diagram skema sebuah gerbang Standard 4-input TTL NAND yang layout-nya seperti pada gambar di bawah ini.




Layout of a dual 4-input TTL NAND gate


Break Time Music


0 Comments:

Post a Comment

<< Home