Teknologi Rangkaian Terintegrasi: Fabrikasi IC Gerbang DTL Inverter <br>Dengan Teknologi Bipolar

Gerbang DTL Inverter

Untuk membuat gerbang DTL Inverter (Diode Transistor Logic Inverter) di bawah ini dalam bentuk terintegrasi (terpadu) maka diperlukan teknik dan proses yang akan dibahas disini.

Konfigurasi ini dinamakan IC monolitik karena IC ini difabrikasi pada chip silikon kristal tunggal. Kata 'monolitik' berasal dari bahasa Yunani 'monos' yang berarti 'tunggal' dan 'lithos' yang berarti 'batu'. Jadi, IC monolitik itu difabrikasi pada 'batu tunggal', atau 'kristal tunggal'.

Diagram Skema Gerbang DTL Inverter

Disini akan dibahas secara kualitatip fabrikasi gerbang DTL Inverter menjadi bentuk IC. Selanjutnya akan dijelaskan proses-proses: epitaksial, fotolitografi, dan difusi secara rinci. Gerbang logika DTL Inverter di atas ini mengandung komponen-komponen yang banyak digunakan dalam IC: resistor, dioda, dan transistor, (kapasitor dengan nilai kapasitansi rendah, bila ada).

Penampang Struktur IC Gerbang DTL Inverter
Tahap 1. Pertumbuhan Epitaksial Diawali dengan menumbuhkan lapisan epitaksial, biasanya setebal 25 mikro m, di atas substrat jenis-p yang resistivbitasnya biasanya sebesar 10 ohm.cm untuk N_A = 1,4 x 10¹⁵ atom/cm³. Untuk lapisan epitaksial jenis-n disini dipilih yang berharga 0,1 sampai 0,5 ohm.cm. Sesudah dipoles dan dibersihkan, seluruh permukaan wafer dilapisi dengan lapisan oksida SiO2 tipis setebal 0,5 mikro m = 5.000 angstroom.

Pertumbuhan Epitaksial
Lapisan SiO2 itu ditumbuhkan dengan jalan dimasukkan ke dalam lingkungan oksigen sambil dipanasi dengan suhu 1.000^oC. Sifat SiO2 tidak tembus difusi impuriti. Sifat ini dimanfaatkan pada tahap-tahap berikutnya.

Tahap 2. Difusi Isolasi Pada gambar di bawah ini, lapisan silikon dioksida sudah dibuang dari permukaan wafer. Pembuangan lapisan silikon dioksida itu dilakukan dengan menggunakan peralatan etching (pengikisan) dalam proses fotolitografi. Silikon dioda yang tidak terkikis menjadi penutup/pelindung dari difusi impuriti akseptor (dalam hal ini, impuriti boron).

Sekarang wafer itu dikenakan pada yang disebut isolation diffusion (difusi isolasi) yang dilaksanakan pada suhu dan selama selang waktu yang diperlukan oleh impuriti jenis-p untuk bisa merembes masuk ke dalam lapisan epitaksial jenis-p dan bisa mencapai substrat jenis-p. Jadi, menghasilkan bagian-bagian jenis-n seperti yang terlihat pada gambar di bawah ini.

Difusi Isolasi
Bagian-bagian jenis-n itu dinamakan isolation island, atau isolated region, karena bagian-bagian jenis-n itu terpisah oleh dua buah back-to-back pn junction. Tujuannya agar di antara komponen-komponen IC yang berlainan itu terdapat elektrical isolation (isolasi elektrik). Misalnya, akan menjadi jelas nanti bahwa sebuah isolation region yang berlainan harus digunakan untuk collector dari setiap transistor yang terpisah. Substrat jenis-p harus selalu dihubungkan pada sebuah potensial negatip terhadap isolation island sehingga pn junction menjadi reverse-biased. Jika dioda-dioda ini menjadi forward-biased dalam IC yang sedang bekerja, maka, tentu saja, isolasinya akan lenyap.

Konsentrasi atom akseptor (N_A = 5 x 10²⁰ atom/cm³) di bagian isolation island biasanya jauh lebih besar (dan karena itu diberi tanda p⁺) dibandingkan dengan yang di bagian substrat jenis-p. Alasannya kenapa kerapatannya lebih tinggi adalah untuk menghindari timbulnya depletion region dari isolation-to-substrat junction yang reverse-biased itu melebar sampai pada bahan jenis-p⁺, sehingga ada kemungkinan terjadi hubungan antara dua isolation island.

Kapasitansi Parasitis Isolation Region, atau junction, terhubung oleh yang dinamakan significant barrier, atau kapasitansi transisi C_Ts, dengan substrat jenis-p, adanya kapasitansi itu dapat mempengaruhi bekerjanya IC. Karena, C_Ts itu hasil sampingan yang tidak diinginkan dari proses isolasi, sehingga C_Ts disebut kapasitansi parasitis.

Kapasitansi parasitis merupakan jumlah dua komponen, yaitu kapasitansi C_i dari setelah bawah bagian jenis-n ke substrat, dan C₂ dari sisi samping isolation island ke bagian p⁺.

Komponen sebelah bawah, C_i, timbul akibat dari step junction sehingga berubah berbanding terbalik dengan akar kuadrat tegangan V antara isolation region dengan substrat.

Kapasitansi sisi samping, C₂, berhubungan dengan graded junction berubah berbanding lurus dengan V^-1/2. Untuk komponen ini, luas junction sama dengan keliling isolation region kali ketebalan lapisan epitaksial jenis-n, y. Kapasitansi total itu dalam orde beberapa pikofarad.

Tahap 3. Difusi Base Di atas wafer dibuat lapisan silikon dioksida baru, dan digunakan lagi proses fotolitografi untuk menggambar pola pembukaan lubang-lubang seperti gambar berikut ini.

Difusi Base
Impuriti jenis-p (boron) didifusikan melalui lubang-lubang bukaan itu. Dengan cara ini dibuat base dari transistor sekaligus membuat resistor, anoda dari dioda, dan kapasitor junction (bila ada).

Kedalaman difusi base harus dikontrol sedemikian rupa sehingga kedalamannnya tidak sampai mencapai substrat. Resistivitas lapisan base jauh lebih besar dari pada resistivitas isolation region.

Difusi Emiter Sekali lagi di seluruh permukaan wafer dibuat lapisan silikon dioksida, dilanjutkan proses pemasangan masker dan pengikisan dikerjakan lagi untuk membuka yang dinamakan window pada bagian jenis-n seperti pada gambar di bawah ini.

Difusi Emiter
Melalui lubang bukaan ini didifusikan impuriti jenis-n (fosfor) untuk membuat emitter dari transister, dan bagian katoda dari dioda, serta kapasitor junction (kalau ada).

Window tambahan (seperti W1 dan W2 seperti pada gambar di atas ini) sering dibuat pada bagian jenis-n, tempat menghubungkan sambungan dengan menggunakan aluminium sebagai ohmic contact, atau logam interkoneksi.

Selama dikerjakan difusi fosfor pada titik-titik yang akan menjadi tempat-tempat kontak dengan aluminium, terbentuk suatu konsentrasi yang pekat (yang disebut n⁺. Aluminium merupakan impuriti jenis-p dalam silikon, dan konsentrasi fosfor yang tinggi untuk menghindari terbentuknya pn-junction bila aluminium dicampur untuk membentuk ohmic contact.

Metalisasi Aluminium Semua pn-junction dan resistor untuk IC telah selesai dibuat pada tahap-tahap sebelum ini. Beberapa komponen IC itu sekarang tinggal diinterkoneksikan sesuai dengan rangkaiannya. Untuk membuat sambungan itu dilakukan pembuatan lubang-lubang window pada lapisan silikon oksida baru dibuat, seperti pada gamabar di bawah ini, pada titik-titik tempat kontak akan dibuat.

Metalisasi Aluminium
Untuk membuat interkoneksi, pertama-tama dengan menggunakan Vacuum Deposition dilakukan pelapisan aluminium tipis merata di seluruh permukaan wafer. Kemudian dengan teknik fotoresis, dikerjakan pengikisan lapisan aluminium tipis yang tidak dikehendaki, menyisakan pola interkoneksi yang diinginkan antara resisstor-resistor, dioda-dioda, dan transistor, seperti pada gambar di atas.

Untuk memproduksi suatu IC yang identik seperti itu dalam jumlah besar (beberapa ratus) dilakukan manufaktur secara simultan pada wafer tunggal.

Sessudah proses metalisasi selesai, wafer itu dipotong-potong dengan alat yang berujung berlian, dipisahkan menjadi chip individual. Kemudian setiap chip diletakkan pada sebuah wafer keeramik dan dipasang pada yang dinamakan header. Sambungan-sambungan paket dihubungkan pada IC dengan stitch bonding berupa kawat aluminium atau emas 1 mil dari terminal pad pada IC ke sambungan paket.